Hver høyhastighets sender/mottaker inkluderer to kanaler, en sender og en mottaker. Senderen og mottakeren er sammensatt av et fysisk kodende underlag (PCS, p-felt si-kalt kodende underlag) og et fysisk medium tilleggsunderlag (PMA, fysisk). media ekstra underlag) består av to deler.
PCS inkluderer hard-core logikkimplementering av digitale funksjoner i transceivere som er kompatible med støttede protokoller, overføringskanaler inkluderer fasekompensasjons-FIFO, byte-serializer, 8B/10B-koder og andre moduler; mottakskanaler inkluderer ordjustering, hastighetsmatchende FIFO, 8B/10B-dekoder, byte-deserializer, byte-sekvenser, fasekompensasjons-FIFO og andre moduler.
PMA inkluderer analoge kretser for I/O-buffere, CDR, serializer/deserializer (SER/DES), og programmerbar pre-emphasion og utjevning for å optimalisere seriell databaneytelse.
Når enhetens sender/mottaker-kanal fungerer, blir utgangsparallelle data i FPGA-arkitekturen overført gjennom senderens PCS og PMA, og til slutt konvertert til serielle data og sendt ut. De mottatte inngangsseriedataene overføres til FP i et seriell dataformat gjennom behandlingen av mottakerens PMA og PCS for å utføre neste prosesseringstrinn.